# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2000-049363

(43)Date of publication of application: 18.02.2000

(51)Int.Cl.

H01L 29/872

(21)Application number: 10-217722 (22)Date of filing:

31.07.1998

(71)Applicant : DENSO CORP

(72)Inventor: RAJESH KUMAR KOJIMA ATSUSHI

## (54) SCHOTTKY DIODE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a Schottky diode in which a Schottky barrier in a reverse directional bias is high and the Schottky barrier in a forward directional bias is low.

SOLUTION: An n- type layer 3 composed of 3C-SiC having a band gap smaller than that of an n-type epitaxial layer 2 is provided on an upper face of the ntype epitaxial layer 2 composed of 4H-SiC or 6H-SiC. also a trench part 4 passing the n- type layer 3 and reaching the n- type epitaxial layer 2 is provided, and an Al film 5 is brought in Schottky contact with the n- type layer 3 and the n- type epitaxial layer 2. With such a structure, at reverse bias, the contact part of the ntype layer 2 with the Al film 5 in a mesa part is pinched off by a depletion layer which extends to the n- type epitaxial layer 2, and at reverse bias, the potential barrier in the mesa part is made higher. Thus, in a reverse directed bias, the potential barrier can be made high in the n- type epitaxial layer 2, and in a forward

directed bias, the potential barrier can be lowered in the n- type layer 3. Then, it is possible to realize reduction in the consumption power of a Schottky diode.



#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-49363

(P2000-49363A) (43)公開日 平成12年2月18日(2000.2.18)

(51)Int.CL' 韓別記号 FI 5-(1-)-(\*)(\*\*)\*\* H01L 29/872 H01L 29/45 P 4M104

#### 審査請求 未請求 請求項の数10 OL (全 6 頁)


(21)出願番号	特膜平10-217722	(71)出願人 000004260
		株式会社デンソー
(22)出顧日	平成10年7月31日(1998.7.31)	愛知県刈谷市昭和町1丁目1番地
		(72)発明者 ラジェシュ クマール
		愛知県刈谷市昭和町1丁目1番地 株式会
		社デンソー内
		(72)発明者 小島 淳
		爱知果刈谷市昭和町1丁目1番地 株式会
		社デンソー内
		(74)代理人 100100022
		弁理士 伊藤 洋二 (外1名)
		Fターム(参考) 4M104 AA03 BB02 BB36 CC01 CC03
		FF08 GG02 GG12 HH15 HH17
		1111

#### (54) 【発明の名称】 ショットキーダイオード及びその製造方法

#### (57) 【要約】

【課題】 逆方向バイアスにおけるショットキー障壁が 高く、順方向バイアスにおけるショットキー障壁が低く できるショットキーダイオードを提供する。

【解決手限】 4日 - SIC X16 日 - SIC からなる
n 型エビ層 2 の上面に該」。型エビ層 2 りりパンド
帯 2 の上面に該」。型エビ層 2 りりパンド
キャップがいるなる「SIC からなる」。型量を億 えると非に、n ・型扇 3 を再通してn ・型点とに達 する情部4 を備え、A 1 膜5 をn・型層 3 及びn・型エ ビ層 2 にジョットキー接触させる。このような機能に て、逆パイアス時にはn・類エビ層 2 に延びるを受器に よってメサ部分のn・型層 2 と A 1 膜5 との接触部をゼ ンチオフし、逆パイアス時にはメサ細分の電位機能を くする。これにより、逆方向パイアスにおいてはn・型 エビ層 2 にで単位を整め高くでき、限方のパイアない いてはn・型層 3 にて電位機能を低くすることができ る。そして、ジョットキーダイオードの消費能力促成を 図るととができる。



### 【特許請求の範囲】

【請求項1】 主表面(1a)とその反対面である裏面 (1b) とを有し、高濃度で構成された第1道舞型の半 導体基板 (1) と.

前記半導体基板の主表面上に設けられ、前記半導体基板 よりも低濃度である第1連雲型の第1の半準休園(2)

前記第1の半導体層の上面に設けられ、前記第1の半導 体層よりもパンドギャップが小さい。低濃度の第1道電 型の第2の半道体層(3)と、

前記第2の半導体層を貫通して前記第1の半進体層に漆 する遠部(4)と、

前配半導体基板の裏面にオーミック接触された第1の金 展曆(6)と、

前記第2の半導体層にショットキー接触されていると共 に、前記漢部を介して前記第1の半道体層にもショット キー接触された第2の金属層 (7) とを備えていること を特徴とするショットキーダイオード。

【請求項2】 前記第2の半導体層の幅は、逆方向パイ アスがかけられた時に、前配第2の半導体層の下方にお 20 いて、前記第1の半導体層内に延びる空乏層がピンチオ フするように設定されていることを特徴とする語文項 1 に記載のショットキーダイオード.

【請求項3】 前記漢部の深さは、前記第2の半導体層 の厚みよりも大きくなっていることを特徴とする請求項 1又は2に記載のショットキーダイオード。

【請求項4】 前記第2の半導体層は前記機能によって メサ形状を構成しており、前記講部の幅は、前記メサ形 状をなす第2の半導体層の幅よりも大きくなっているこ ショットキーダイオード。

【請求項5】 前記第2の半準体層は 30-5;0で 構成されていることを特徴とする請求項1万至4のいず れか1つに記載のショットキーダイオード。

【請求項6】 前記第1の半導体層は、4H-SiC▼ は6H-SiCで構成されていることを特徴とする請求 項1万至5のいずれか1つに記載のショットキーダイオ - F.

【請求項7】 前記主表面は、(0001) Si面であ ることを特徴とする請求項1万至6のいずれか1つに記 40 戴のショットキーダイオード。

【請求項8】 主表面(1 a)とその反対面である裏面 (1b) とを有し、高濃度で構成された第1導重型の半 導体基板(1)を用意する工程と、

前記半導体基板の主表面上に、該半導体基板よりも低騰 度である第1導電型の第1の半導体層(2)を形成する

前記第1の半導体層の上面に前記第1の半導体層上りも パンドギャップが小さな半導体で構成された低濃度の第 1 導電型の第2の半導体層(3)を形成する工程と、

前記第2の半導体層を貫通して前記前記第1の半導体層 に達する溝部(4)を形成する工程と、

前記半導体基板の裏面に、該半導体基板とオーミック接 触となる第1の金属層(6)を形成する工程と、

前記溝内を含む前記第2の半道体層トに 前記第9の出 等体層及び前記第1の半導体層にショットキー接触とな る第2の金属層(5)を形成する工程と、を含むことを 特徴とするショットキーダイオードの製造方法。

【請求項9】 前記溝部を形成する工程は、前記溝部の 深さが前記第2の半導体層の厚みよりも大きくなるよう にすることを特徴とする暗水項8に記載のショットキー ダイオードの製造方法。

【請求項10】 前記第2の半導体層を形成する工程 は、エピタキシャル成長によって前記第1の半導体層上 に前記第2の半導体層を形成することを特徴とする請求 項8又は9に記載のショットキーダイオードの製造方

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は、金属と半導体との ショットキー障壁を利用したショットキーダイオード (ショットキー・バリア・ダイオード) 及びその製造方 法に関し、高速スイッチング用のダイオードやMESF ETに適用して好適である。 [00002]

【従来の技術】従来より、金属と半遺体とのショットキ 一障壁を利用したショットキーダイオードが知られてい る。このショットキーダイオードは、多数キャリアが動 作を支配する多数キャリアデバイスであり、PN接合ダ とを特徴とする請求項1万至3のいずれか1つに記載の 30 イオードのように少数キャリアの蓄積効果がないため、 スイッチング速度が早いということで有効である。

> 【0003】そして、このショットキーダイオードの耐 圧の向上を目的として、炭化珪素(SiC)を使用した ショットキーダイオードの研究が進められている。この 炭化珪素を使用したショットキーダイオードを図6に示 す。高濃度のn+型炭化珪素基板50の表面には低濃度 のn-型エピタキシャル層51が形成されており、この n 型エピタキシャル層51上にA1膜52がn 型エ ピタキシャル層51とショットキー接触するように形成 されている。そして、n\*型炭化珪素基板50の裏面に はTiやNiからなる金属膜53がn\*型炭化珪素基板 50とオーミック接触するように形成されている。

> 【0004】また、n<sup>-</sup> 型エピタキシャル勝51には、 ショットキー障壁が大きくなる4円や6円の炭化珪素が 使用されており、これにより耐圧向上が図られている。 [00051

【発明が解決しようとする課題】ショットキーダイオー ドの電力消費は順方向バイアスにおけるショットキー除 壁に起因する接触抵抗と逆方向バイアスにおけるリーク 50 電流に依存する。このため、電力消費低減のためには、

順方向パイアスにおいては低いショットキー障壁、逆パ イアスにおいては高いショットキー障壁となることが理 想である。

【0006】しかしながら、上記従来の炭化珪素を使用 したショットキーダイオードでは、逆方向バイアスにお ける耐圧が高くなるだけでなく、順方向バイアスにおけ るショットキー障壁に起因する接触抵抗も大きくなって しまい、電力消費量が多くなるという問題がある。本発 明は上記問題に鑑みて成され、逆方向バイアスにおける ショットキー障壁が高く、順方向バイアスにおけるショ 10 ットキー障壁が小さくできるショットキーダイオード及 びその製造方法を提供することを目的とする。 [0007]

【課題を解決するための手段】上記目的を達成するた め、以下の技術的手段を採用する。請求項1乃至7に記 載の発明においては、第1の半導体層の上面に該第1の 半導体層よりもパンドギャップが小さな第2の半導体層 (3) を備えると共に、第2の半導体層を貫通して第1 の半導体層に達する機部(4)を備え、第2の金属器 (7) を第2の半導体層及び第1の半導体層にショット 20 キー接触させていることを特徴としている。

【0008】このように、第1の半導体層よりもパンド ギャップが小さな第2の半導体層を備え、この第2の半 導体層も第2の金属層とショットキー接触させることに よって、第1の半導体層と第2の半導体層間のショット キー障壁は大きくなり、第2の半導体層と第2の金属層 間のショットキー障壁は小さくなる。このため、逆方向 バイアスにおいては第1の半導体層にて耐圧を高くで き、順方向バイアスにおいては第2の半導体層にてショ る。これにより、ショットキーダイオードの消費盤力低 減を図ることができる。

【0009】具体的には、請求項2に示すように、逆方 向バイアスがかけられた時に、第2の半導体層の下方に おいて、第1の半導体層内に延びる空乏層がピンチオフ するように、第2の半導体層の幅を設定すれば、ショッ トキー耐圧の高い溝部の底部で耐圧を持たせることがで きる。これにより、逆方向バイアス時にはショットキー 障壁が低く、耐圧が低い第2の半導体層では耐圧を持た せないようにできる。

【0010】請求項3に記載の発明においては、溝部の 深さは、第2の半導体層の厚みよりも大きくなっている ことを特徴としている。これにより、第1の半導体層と 第2の半導体層との界面が電圧印加時における電界集中 によって絶縁破壊されることから防止できる。 かお : 請 求項5に示すように、第2の半導体層をショットキー職 壁の低い3C-SICで構成することが好ましく、また 請求項6に示すように、第1の半導体層をショットキー 障壁の高い4H-SiC又は6H-SiCで構成するこ とが好ましい。

【0011】請求項7に記載の発明は、半導体基板 の主表面(1a)は、(0001)Si面である ことを特徴としている。このように、主表面として (0 001) Si面を採用することにより、結晶欠陥が少な く、かつショットキー障壁を高くすることができる。請 求項8万至10に記載の発明においては、主表面(1 a) とその反対面である裏面(1b) とを有し、高濃度 で構成された第1導電型の半導体基板 (1) を用意する 工程と、半導体基板の主表面上に、該半導体基板よりも、 低濃度である第1導電型の第1の半導体層(2)を形成 する工程と、第1の半導体層の上面に第1の半進体層よ りも電位障壁が小さな半導体で構成された低濃度の第1 導電型の第2の半導体層(3)を形成する工程と、 2の半導体層を貫通して第1の半導体層に達する滞郊 (4) を形成する工程と、 半導体基板の裏面に、該半 導体基板とオーミック接触となる第1の金属層 (6) を 形成する工程と、溝部内を含む第2の半導体層上に、第 2の半導体層及び第1の半導体層にショットキー接触と なる第2の金属層(5)を形成する工程と、を含むこと

を特徴としている。 【0012】このような工程を用いてショットキーダイ オードを製造することにより、請求項1に記載されたシ ョットキーダイオードを製造することができる。請求項 10に記載の発明においては、第2の半導体層を形成す る工程は、エピタキシャル成長によって第1の半導体層 上に第2の半導体層を形成することを特徴としている。 【0013】このようにエピタキシャル成長によって第 2の半導体層を形成すれば、制御性よく第2の半導体層 を形成することができる。なお、上記した括弧内の符号 ットキー障壁に起因する接触抵抗を低くすることができ 30 は、後述する実施形態配載の具体的手数との対応関係を 示すものである。

## [0014]

【発明の実施の形態】以下、本発明を図に示す実施形態 について説明する。図1に本発明の一実施形態を適用し たショットキーダイオードの断面構成を示す。以下、こ の図に基づいてショットキーダイオードの構造について 脱明する。なお、本実施形態では移動度が大きくできる n型半導体に本発明の一実施形態を適用している。 【0015】ショットキーダイオードには、主表而1a

40 とその反対面である裏面 1 b を有する高濃度の n \* 型炭 化珪素基板1が使用されている。このn\* 型炭化珪素基 板1は、6H-SiCや4H-SiC等の炭化珪素で構 成されており、このn\*型炭化珪素基板1の主要而1a としては(0001) Si面が採用されている。この (0001) Si面を用いることにより結晶欠陥を少な くできると共に、ショットキー障壁を高くすることがで きる。

【0016】n\*型炭化珪素基板1の主表面1a上に は、n\*型炭化珪素基板1よりも低濃度な第1の半導体 50 層としてのn 型エピタキシャル層 (以下、n 型エピ

磨という) 2が形成されている。この n 型エビ層 2 は、6 H - Si C や4 H - Si C やの炭化性薬で構成されている。そして、2 の n 型工ビ層 2 上には、 n 型 エビ層 2 に時やの濃度を有する第2 の中導体層としての n 型層 3 が形成されている。この n 型層 3 が形成されている。この n 型層 3 が形成されている。3 C - Si C は、6 H - Si C や4 H - Si C と比べてショットキー建樹が低くなっている。

5

【0017】このショットキーダイオードには、n-型 高さ長適してホー型に増っまで満ち飛館(トレン 10 テ) 4が形成されており、この落館4によってn-型層 3及びn-型エビ用 2の表層部はナサ形状となってい る。この落部4に戻さがn-型馬3の厚みよりも大きく なっており、n-型馬3とn-型エビ用 2との現界部が 漆飾4の側面に位置している。

【0018】また、n°型層2の輔Wmは、溝部4の底 面の端Wはよりも狭く形成されているとまに、溝部4の 深さよりも狭く形成されている。さらに、溝部4の及び n°型局3を振うように第2の金属層としての41 展5 が構たられている。この41 展5がアノード電機を構成 20 している。この41 膜5とn°型層3及びn°型三ピ層 2とはショットキー接触している。

[0019] また、n°型半導体基板1の展面1) たは 第1の金属層としての1.4 「戻らが返されている。 このNiAl 版のはカント「電極を構成している。この NiAl 版6とn°型半線体基板1とはオーミック接触 している。このように構成されたショットキーディオー ドは、NiAl 版6他がAl 版6他がAl 版6他がよりも高層低となる 順方向バイアスがかけられたときには、電子をキャリア とした周折角機能が維わる。

[0021] 上の関に示されるように、3C−5 i Cと A1をショットキー検触させた場合において販方的電流 が立ち上がるときの電圧値に低くなる。このため、3C ーSi Cからなるた 型層3とA1原5とのショットキー体料を借えることはより、電位内壁を低くすることができる。これにより、順方のイブスにおいては電位速 壁の高さ3C−Si Cの高さにでき、電位脚壁を低くすることができる。

【0022】そして、NiA1膜6側がA1膜5側より も低電位となる逆方向パイアスがかけられたときには、 n 型エビ層 2及びn 型層 3と A 1 膜 5との際におけるショットキー隔壁により遊去向電池が流れにくくな。この差方のパイテスにおけるショット・電空機の近いを図っ中に点線で示す。この図に示されるように、空乏層は、炭化建築と金属との仕事間数の差に応じてn 型 エビ網 2 反びn 型層 5 所に延びる、そしれ、同型エビ網 2 だいては 6 H ー S : C と A 1 の仕事間数差に相応して空差形が近、このn 型エビ網 2 内に延びる空差形によってn 型エビ網 2 所に返いる空港によってn 型エビ網 2 所に遅いたビンチオフあるなお、n 型層 3 の帽Wmを上記値で数定しているため、液線 4 の両動から延びる空屋によってピンチオフがし近くするため、液線 4 の両動から延びる空屋によってピンチオフがし近くするため、

10023】このため、逆方向バイアスにおけるショットキー部圧は、n・型エビ層2を構成する4HーSiC 又は6HーSiC 及し、値を5 にぐみし、確定を増加していた。 このように、逆方向バイアスにおいては電位階壁の高さを4HーSiC 又高にでき、電位開壁を高くすることができる。このように、金属と半導体との短触部分に、ショットキー障壁の低い3CーSiCからなるn・型層3とを組み合わせることにより、逆方向バイアスにおけるできょり、半手伸慢性のよりである。1元におけるでは、カースにおけるでは、カースにおけるでは、カースにより、近方のバイアスにおける電位障壁が小さなショットキーがイオードにすることができる。これにより、ショットキーダイオードにすることができる。これにより、ショットキーダイオードの消費電が低速を図ることができる。

【0024】また、上述したように、清額4の設定が1 ・ 製場3の原外入りも大きくなるようにしており、n-型層3とn-製工ビ層2の界面がメサ形状の傾面に位置 の するようになっている。これは携部4の底面と側面上の 現界部では電水集中が発生しるく、この部位は結晶形が 変化するn・製層3とn-型エビ層2との界面が位置すると電界集中によって連縁破壊し易くたる可能性がある からであり、このようにn-型層3とn-型エビ層2と の界面をメサ形状の側面に位置するようにすることで絶 縁破様を設止することができる。

【0025】次に、図1に示すショットキーダイオードの製造方法について説明する。図4~図5にショットキーダイオードの製造工程を示す。

[図4 (a) に赤寸工程)まず、100μm程度の6H ーSiC (又は4HーSiC)からなる高濃度のn・型 炭化生素系板1を用意する。そして、このn・型炭化珪素系板1の主表面1a上に10、0μm程度の限率で6 HーSiC (又は4HーSiC)からなる低濃度のn-型エリ躍2をエビタやシャルの非名はオス

 とCイオンの比を1:1としており、後で行うアニール 処理でSiイオンとCイオンとを過不足なく反応させ て、すべてSiCとなるようにしている。

【0027】 [図4 (c) に示す工程] アニール処理を 施し、ダメージ層を再結晶化させる。これにより、6日 -SiCで構成されていたn- 型エピ屬りの表層部の結 晶性が変化して、3C-SiCからなるn-型層3が形 成される。

[図5(a)に示す工程]次に、フォト・エッチングに よりn 型層3を貫通しn 型エピ層2まで達する溝部 10 4を形成する。これにより、n-型エピ層2の一部とn 型層3とが部分的に突出したメサ形状となる。

【0028】 [図5 (b) に示す工程] n\*型炭化珪素 基板1の裏面側にNiA1膜6を成膜し、熱処理を施す 等してn・型炭化珪素基板1とNiA1膜6とをオーミ ック接触させる。これにより、ショットキーダイオード のカソード電極が形成される。

[図5 (c) に示す工程] 引き続き、溝部4内を含むn - 型層3の上面にA1膜5を成膜し、n-型層3及びn - 型エピ層 2 と A 1 膜 5 とをショットキー接触させる。 これにより、これにより、ショットキーダイオードのカ ソード電極が形成され、ショットキーダイオードが完成

【0029】このように形成されたショットキーダイオ ードは、例えばパワースイッチング素子を作製するのに 用いることができる。

する。

(他の実施形態) 上記実施形能では、イオン注入によっ て3C-SiCからなるn-型層3を形成したが、エピ タキシャル成長によって3C-SiCからなるn 型層 3を形成してもよい。この場合、制御性よく3C-S: 30 Cを形成することが可能となるという効果も得られる。 【0030】また、上記実施形態では、n-型層3を形 成するためにSiイオンとCイオンをイオン注入した

が、不純物として作用しないもの例えばアルゴン、水 素、若しくはヘリウム等を使用しても同様の効果が得ら れる。さらに、上記実施形態では、ショットキー障壁を 小さくするためにn-型層3を3C-SiCで構成した が、n-型エピ層2を構成する炭化珪素の結晶形よりも 電位障壁が低いもので構成すれば、消費電力低減の効果 を得ることができる。

【0031】そして、上記実施形態ではショットキー接 触させる電極(アノード側電極)としてA1膜5を用い たが、これは4H-SiC又は6H-SiCとショット キー接触させたときの電位障壁が高く、3C-SiCと ショットキー接触させたときの電位障壁が低いものを選 択したからであり、その他の電機材料を用いても上記効 果を得ることができる。 【図面の簡単な説明】

【図1】本発明の一実施形態にかかわるショットキーダ イオードの断面図である。

【図2】図1のショットキーダイオードにバイアスを印 加していないときの空乏層の延びを示す図である。

【図3】3C-SiCとAlとをショットキー接触させ たものに順方向バイアスを印加したときの電圧ー順方向 電流特性を示す図である.

【図4】図1に示すショットキーダイオードの製造工程 を説明するための図である。

【図5】図4に続くショットキーダイオードの製造工程 を説明するための図である。

【図6】従来におけるショットキーダイオードの断面図 である。

### 【符号の説明】

1…n\*型炭化珪素基板、2…n-型エピ層、3…n-型層、4…満部、5…第2の金属層としてのA1膜、6 第1の金属層としてのNiA1庫。

